microDb

Raspberry Pi Compute Module 3+ (CM3+ / CM3+ Lite)

Raspberry Pi LtdSBClinux

⚡ Lo esencial en 60 segundos

La Raspberry Pi Compute Module 3+ (CM3+) representa un punto de inflexión para los diseñadores de productos electrónicos que buscan integrar la potencia de cálculo de una computadora de escritorio en un formato compacto y modular. Lanzada oficialmente el 29 de enero de 2019 por Raspberry Pi Ltd., esta tarjeta no es una placa de desarrollo tradicional con puertos USB o HDMI accesibles directamente, sino un módulo de sistema en un chip (SoM) diseñado para ser insertado en una placa base personalizada. Su arquitectura se basa en el procesador Broadcom BCM2837B0, el mismo núcleo de cuatro núcleos Arm Cortex-A53 que impulsa a la Raspberry Pi 3 Model B+. Sin embargo, a diferencia de la placa de escritorio, la CM3+ limita la frecuencia del procesador a 1.2 GHz, una decisión tomada para gestionar el consumo energético y la disipación de calor dentro del pequeño factor de forma del módulo, aunque el chip es capaz de alcanzar los 1.4 GHz en otras configuraciones. Esta restricción, junto con una memoria RAM de 1 GB LPDDR2, define su perfil de rendimiento, equilibrando potencia y eficiencia para aplicaciones embebidas.

Una de las características más distintivas de la CM3+ es su enfoque en la flexibilidad de almacenamiento y la conectividad periférica. El módulo está disponible en varias variantes: desde la versión "Lite", que carece de memoria interna y expone las señales de interfaz SD/eMMC para que el diseñador añada su propia tarjeta o chip de almacenamiento, hasta modelos con memoria eMMC integrada de 8, 16, 32 y 64 GB. Es crucial notar que, en las versiones con eMMC, las señales de esta memoria están fijadas internamente a 1.8 voltios y no son accesibles externamente, lo que simplifica el diseño de la placa base pero limita la personalización de ese subsistema específico. La ausencia de conectividad inalámbrica integrada, como Wi-Fi o Bluetooth, así como de puerto Ethernet o interfaz PCIe, es intencional. La filosofía de diseño delega estas funciones a la placa portadora, permitiendo a los ingenieros elegir los módulos de comunicación específicos que mejor se adapten a su producto final, ya sea para un dispositivo IoT, un controlador industrial o un centro multimedia.

La interfaz de entrada y salida (E/S) de la CM3+ es notablemente más rica que la de una Raspberry Pi estándar, ofreciendo 48 pines GPIO accesibles a través de un conector de borde de 200 pines. Estos pines están divididos en dos bancos de voltaje independientes, lo que permite configurar niveles de señal de 1.8 V o 3.3 V por separado, una característica vital para la compatibilidad con sensores y componentes de bajo voltaje modernos. Además, el módulo soporta múltiples interfaces avanzadas, incluyendo dos puertos MIPI CSI para cámaras de alta resolución (hasta 1 Gbps por carril), dos puertos MIPI DSI para pantallas, una salida HDMI 1.3a, una interfaz DPI paralela de 24 bits para displays industriales y un bus SMI para memoria NAND. Esta densidad de E/S convierte a la CM3+ en una plataforma ideal para proyectos que requieren múltiples sensores, cámaras y pantallas simultáneamente, algo difícil de lograr con las limitaciones de pines de las placas de consumo.

Desde el punto de vista mecánico, la CM3+ utiliza un formato DDR2-SODIMM, lo que significa que se conecta mediante un zócalo similar al de la memoria RAM de los portátiles antiguos, aunque eléctricamente es incompatible con la memoria estándar. Esta solución de montaje por presión facilita la integración en carcasas compactas y permite una fácil actualización o reemplazo del módulo si es necesario. Es eléctricamente idéntica y físicamente compatible (con una ligera diferencia en la altura del procesador) con su predecesora, la CM3, lo que la convierte en una actualización directa ("drop-in") para diseños existentes. Esta compatibilidad retroactiva es un activo valioso para la industria, permitiendo mejorar el rendimiento sin rediseñar completamente la placa base, siempre que se respeten los requisitos de alimentación y firmware.

En cuanto al soporte de software, la CM3+ ejecuta Raspberry Pi OS y otras distribuciones compatibles con la arquitectura ARMv8, como las imágenes de 64 bits de Gentoo o Ubuntu. Un aspecto crítico que los desarrolladores deben conocer es la dependencia del firmware: los módulos CM3+ requieren una imagen de sistema con código de arranque de noviembre de 2018 o posterior. Las tarjetas SD antiguas creadas para la CM3 podrían no arrancar en la CM3+ debido a esta actualización de bajo nivel. A diferencia de las generaciones posteriores (CM4 y CM5), la CM3+ carece de una EEPROM de arranque programable, lo que significa que el orden de arranque es fijo por el hardware: intenta primero el arranque desde la memoria eMMC o SD y, si falla, espera una conexión USB para recibir instrucciones de arranque. Este método de "arranque USB" permite a los fabricantes escribir el sistema operativo en la memoria eMMC del módulo desde una computadora host mediante la herramienta rpiboot, un proceso esencial para la producción en masa.

La gestión térmica y la alimentación son aspectos que requieren atención especial. El procesador puede generar calor significativo bajo carga, y el sistema de gestión dinámica de frecuencia y voltaje (DVFS) reduce el rendimiento si la temperatura interna supera los 80 °C. Por lo tanto, el diseño de la placa base debe incluir una adecuada disipación de calor, especialmente en carcasas selladas. La alimentación requiere seis rieles de voltaje específicos, incluyendo una fuente principal de 2.5 a 5.0 V (VBAT) que debe suministrar al menos 3.5 vatios, una capacidad mayor que la de la primera generación de Compute Modules. Los diseñadores deben asegurar que estos voltajes suban en el orden correcto para evitar daños por bloqueo (latch-up) en los circuitos internos.

A pesar de sus fortalezas, la CM3+ tiene limitaciones claras. La conectividad USB se limita a un único puerto USB 2.0, lo que crea un cuello de botella de ancho de banda si se conectan múltiples dispositivos periféricos de alta velocidad, como discos duros externos o cámaras web. Además, la disponibilidad de soporte oficial está garantizada solo hasta enero de 2028, momento en el cual se espera que los nuevos diseños migren hacia las generaciones más recientes, como la CM4S o la CM5. No obstante, para productos con ciclos de vida largos que ya utilizan la arquitectura CM3, la CM3+ ofrece una longevidad asegurada y un rendimiento superior, consolidándose como una opción robusta y probada para la electrónica embebida profesional. Su equilibrio entre potencia, versatilidad de E/S y formato compacto la mantiene como una herramienta relevante para ingenieros que buscan crear dispositivos personalizados sin reinventar la rueda del sistema operativo y el hardware base.

Logotipo oficial de la marca Raspberry Pi.
Logotipo oficial de la marca Raspberry Pi.Image officielle Raspberry Pi
Vista superior de una placa Raspberry Pi 4 Model B, que ilustra la 4.ª generación de la serie principal.
Vista superior de una placa Raspberry Pi 4 Model B, que ilustra la 4.ª generación de la serie principal.Wikipedia — Raspberry Pi 4, CC BY-SA 4.0

Esquema de pines (pinout)

Asignación de pines del conector SODIMM de 200 patillas (tabla oficial de la hoja de datos de Compute Module 3+)
Asignación de pines del conector SODIMM de 200 patillas (tabla oficial de la hoja de datos de Compute Module 3+)© Raspberry Pi (Trading) Ltd. — Compute Module 3+ Datasheet Release 2

Foro (1 tema) →

AttrEspecificacionesverificado
socBroadcom BCM2837B0 — the revised silicon of the Raspberry Pi 3 Model B+ (same part as the Pi 3B+), quad-core Arm Cortex-A53 (ARMv8-A), capped at 1.2 GHz on the module (datasheet §1 and §10 "maximum working frequency of 1.2 GHz"; CNX launch article notes the B0 die can reach 1.4 GHz on the 3B+ board but is limited to 1.2 GHz here by the module power supply).? sin verificar
gpuBroadcom VideoCore IV (docs model table, introduction.adoc).? sin verificar
ram1 GB LPDDR2 (the only option; datasheet §1).? sin verificar
storageon-module eMMC 8/16/32/64 GB on non-Lite variants; eMMC I/O voltage is fixed at 1.8 V and the eMMC signals are NOT accessible on module pins. CM3+ Lite exposes SDX_CLK/CMD/D0–D3 + SDX_VDD (1.8–3.3 V) instead (datasheet §1, §3 block diagram, §5 pin table).? sin verificar
connectivityNo Wi-Fi, no Bluetooth, no Ethernet, no PCIe on the module. Full peripheral list on the 200-pin edge connector: 48× GPIO, 2× I2C, 2× SPI, 2× UART, 2× SD/SDIO, 1× HDMI 1.3a, 1× USB 2.0 host/OTG, 1× DPI (24-bit parallel RGB), 1× SMI (NAND/Intel-mode-80 bus), 4-lane + 2-lane MIPI CSI (up to 1 Gbps/lane each), 4-lane + 2-lane MIPI DSI, composite TV-out (TVDAC), JTAG/Debug (VC_TCK/TMS/TDI/TDO/TRST_N) (datasheet §2.2, §5, §9).? sin verificar
gpio48 usable lines in two independently powered banks — bank0 GPIO0–27 (GPIO0-27_VDD) and bank1 GPIO28–45 (GPIO28-45_VDD); each bank rail sets that bank's I/O level anywhere from 1.8 V to 3.3 V and must be powered even if unused. Weak internal pulls 50–65 kΩ on all but GPIO28/29/44/45 (no default pull — add off-chip pulls); default drive 8 mA, max 16 mA/pin, ≤50 mA aggregate per bank. Alternate functions include PWM0/1, GPCLK0–2, PCM (I2S), SPI1/2, UART1/2 (datasheet §6 tables, §9.1, Tables 7–8). No ADC and no DAC on the SoC (only the composite video DAC).? sin verificar
mechanical200-pin DDR2-SODIMM form factor, JEDEC MO-224 (mechanically compatible with standard DDR2 SODIMM sockets, not electrically); 67.6 × 31 mm (CNX launch article); max component height 1.2 mm underside / 2.5 mm top, PCB 1.0 ±0.1 mm (datasheet §4). Electrically identical and (apart from a higher CPU z-height) physically identical to CM3 (datasheet §1).? sin verificar
powersix mandatory supplies: VBAT (core SMPS, 2.5–5.0 V), 3V3 (±5 %), 1V8 (±5 %), VDAC (2.5–3.3 V; clean 2.5–2.8 V only if TV-out used, else tie to 3V3), GPIO0-27_VDD and GPIO28-45_VDD (1.8–3.3 V), plus SDX_VDD on Lite. Minimum supply capability: VBAT ≥ 3500 mW, 3V3/1V8 ≥ 250 mA each, VDAC ≥ 25 mA, GPIO banks ≥ 50 mA each (datasheet §7, Tables 5–6).? sin verificar
typical_consumption? sin verificar
temperaturenominal operating range −25 °C to +80 °C (limited by the eMMC and LPDDR2 parts); DVFS thermal throttling engages when the on-die sensor exceeds 80 °C (datasheet §10, §10.1). Note: the CNX launch article lists −20 to +70 °C — the datasheet (Release 2, 30/06/2026) is authoritative here.? sin verificar
  • Fabricant : Raspberry Pi Ltd. (anciennement Raspberry Pi (Trading) Ltd.), Royaume-Uni.
  • Lancement : 29 janvier 2019. Couverture : article de lancement de CNX Software (cnx-software.com/2019-01-29/raspberry-pi-compute-module-3-plus-broadcom-bcm2837b0/, consulté le 2026-10-13) ; l'article Raspberry Pi de Wikipédia liste « Compute Module 3+ (January 2019) » dans sa section d'extension de la gamme de produits (en.wikipedia.org/wiki/Raspberry_Pi, consulté le 2026-10-13). >
  • Prix au lancement : 25 $ US pour le CM3+ Lite (sans eMMC), 30 $ US pour le CM3+/8 Go, 35 $ US pour le CM3+/16 Go, 40 $ US pour le CM3+/32 Go (article de lancement CNX, même URL). >
  • Statut : Actif / pris en charge. La documentation officielle indique : « Compute Module 3+ (CM3+) is a supported product with an end-of-life (EOL) date no earlier than January 2028 » (documentation Raspberry Pi, source de la fiche technique du compute-module sur GitHub, consulté le 2026-10-13), ce qui correspond à la section 11 de la fiche technique « Raspberry Pi guarantee availability of CM3+ and CM3+ Lite until at least January 2028 » (RP-008163-DS). Son prédécesseur CM3 est passé en fin de vie le 16 octobre 2025 ; le CM3+ est le remplacement officiel de substitution directe (drop-in) pour les conceptions CM3 existantes (introduction compute-module).
  • Variantes (cinq, selon la fiche technique §1) : CM3+/8 Go, CM3+/16 Go, CM3+/32 Go, CM3+/64 Go (flash eMMC), et CM3+ Lite (0 Go — aucun eMMC monté ; les signaux de l'interface SD/eMMC sont exposés sur le connecteur SODIMM sous forme SDX_* afin que le concepteur puisse brancher son propre support de carte SD ou son propre dispositif eMMC). Tous partagent 1 Go de LPDDR2.

＋ Puntos fuertes

  • Mise à niveau drop-in du CM3 : électriquement identique, brochage compatible et (sauf la z-height du CPU) physiquement identique au CM3/CM3L, mais avec la puce BCM2837B0 du Pi 3B+ et une conception thermique de PCB nouvelle et améliorée, offrant un meilleur comportement thermique soutenu en charge (fiche technique §1 ; article de lancement CNX).
  • Jusqu'à 64 Go d'eMMC — contre 4 Go max sur le CM3 — dans un system-on-module au format DDR2-SODIMM (fiche technique §1).
  • Des E/S au-delà d'une carte Pi classique : 48 GPIO (contre les connecteurs 26/40 broches), double MIPI CSI + double MIPI DSI (4 voies à 1 Gbit/s/voie), affichage parallèle DPI 24 bits, bus NAND SMI, sortie composite, JTAG — le tout sur le connecteur de bord (fiche technique §2.2).
  • Tension GPIO sélectionnable par banque (1,8–3,3 V) sur deux banques (+ une troisième banque exposée sur le Lite pour les E/S SD/eMMC) — le choix des niveaux est une décision d'alimentation de la carte carrier (fiche technique §7, §9.1).
  • Provisionnement par USB : le module flashe son eMMC par USB depuis n'importe quel hôte (y compris un autre Pi) avec rpiboot — adapté à l'usine (fiche technique §8 ; dépôt usbboot).
  • Engagement de disponibilité industrielle : garanti jusqu'à au moins janvier 2028 (fiche technique §11), et toujours la cible de migration recommandée pour les conceptions CM3 (documentation introduction.adoc).
  • Absents (par conception) : Wi-Fi/Bluetooth, Ethernet, PCIe, connecteur de ventilateur, RTC, et EEPROM de bootloader mise à jour sur le terrain — toutes fonctionnalités de l'ère CM4/CM5 (chapitre compute-module de la documentation).

− Puntos débiles

  • Obsolescence programmée : pris en charge seulement jusqu'à « no earlier than January 2028 » (fiche technique §11 ; datasheet.adoc). Les nouvelles conceptions SODIMM sont orientées vers le CM4S, et les nouvelles conceptions en général vers CM4/CM5 (documentation introduction.adoc). Prévoyez une migration CM4S pour les produits dont la durée de vie dépasse 2028.
  • Piège de la date de firmware : les images/firmwares antérieurs à novembre 2018 ne démarrent pas un CM3+ (fiche technique §1) — un piège classique quand on re-flashe d'anciens supports CM3.
  • Throttling thermique à 80 °C : « the Quad ARM complex in the BCM2837 can generate significant heat output under load » ; le back-off DVFS intervient à 80 °C sur la puce (fiche technique §10). Les boîtiers étanches exigent une vraie conception thermique ; le plafond nominal de +80 °C se mesure au niveau des composants, pas dans l'air calme avec le SoC en charge.
  • CPU plafonné à 1,2 GHz alors que la puce B0 tient 1,4 GHz sur la carte 3B+ — une limitation de l'alimentation du module (article de lancement CNX ; fiche technique §10).
  • Risque de latch-up lié à la séquence d'alimentation : les alimentations doivent monter en tension de la plus haute à la plus basse (ou simultanément sans croisement), sinon les diodes internes se polarisent en direct et peuvent provoquer un latch-up ; les six rails doivent toujours être présents (fiche technique §7, §7.1).
  • Broches réservées en 1,8 V : HDMI_HPD_N_1V8 et EMMC_EN_N_1V8 ne sont pas des GPIO génériques — le firmware attend toujours leurs fonctions spéciales ; les réaffecter casse le hot-plug HDMI/démarrage (note en gras, fiche technique §9.1).
  • Broches flottantes à la mise sous tension : GPIO28, 29, 44, 45 n'ont pas de tirage par défaut dans la cellule de broche ; des tirages externes sont recommandés pour qu'ils ne flottent jamais pendant l'amorçage (fiche technique §9.1).
  • Repli d'amorçage USB lent et gourmand en circuiterie : forcer l'amorçage USB via EMMC_DISABLE_N coûte ~2 s de timeout, et son automatisation nécessite des MOSFETs dont le seuil de grille convient à une commande en 1,8 V pilotée par EMMC_EN_N_1V8 (fiche technique §8).
  • Pile CSI/DSI fermée : seuls les capteurs pris en charge par le firmware (OV5647, IMX219) fonctionnent sur le CSI ; le DSI ne prend de même en charge que les affichages connus du firmware — les panneaux MIPI tiers nécessitent des contournements par USB (fiche technique §9.2, §9.3).
  • USB OTG mal documenté : le port est OTG dans le silicium, « however there is no official documentation. Some users have had success making this work » (fiche technique §9.4). Pour un usage fixe en hôte ou fixe en esclave, relier USB_OTGID à la masse.
  • Bus USB 2.0 unique : toute l'extension réseau/stockage (adaptateurs Ethernet, hubs, webcams) partage un seul port hôte USB 2.0 — un plafond de bande passante pour les montages de type passerelle/NAS (fiche technique §2.2).
  • Contraintes de l'eMMC : rail d'E/S câblé en dur à 1,8 V sur les composants non-Lite et invisible sur les broches ; >
  • Pièges de retrofit sur carrier CM1 : VBAT exige désormais ≥3,5 W (contre 2 W pour le CM1) et le module est plus haut — d'anciens carriers CM1 avec des régulateurs VBAT faibles ou un jeu en z serré peuvent défaillir (fiche technique §7 tableau 6, §1).
  • > e ou CNX.
  • Retour d'expérience expert expert — expert-raspberrypi
    • Petit retour d'experience sur la CM3+ pour ceux qui envisagent le SODIMM. C'est le successeur officiel du CM3, avec le BCM2837B0 (identique au Pi 3B+). Le gros point fort est la disponibilite garantie jusqu'en janvier 2028 minimum, ce qui est crucial pour les produits industriels. Cote specs, atten… — expert-raspberrypi
    • Merci pour ce rappel sur la sequence d'algo. J'ai justement galere sur un prototype. Je voulais reutiliser une vieille carte fille CM1 pour gagner du temps. Erreur classique : le regulateur VBAT etait trop juste (2W au lieu des 3.5W requis pour la CM3+) et le module etait trop haut mecaniquement. C… — maker-77
    • Effectivement, le boot USB est capricieux. N'oublie pas que si tu utilises des images ou firmware anciens (avant nov 2018), la CM3+ ne démarre pas du tout. C'est un piege quand on recupere des backups. Autre point agacant : l'absence de documentation officielle pour l'OTG USB. Si tu ne fais pas du … — linux-penguin

Opiniones y proyectos de la comunidad

  • Turing Pi v1 Kubernetes cluster on 4× CM3+

    Clúster de Kubernetes en Turing Pi v1 con 4× CM3+ — La conocida construcción de clúster de Jeff Geerling ejecutaba 4 módulos Compute Module 3+ (HypriotOS/K3s) en una placa base Turing Pi v1; repositorio (ahora obsoleto en favor de Turing Pi 2/CM4): (el README…

  • Official CM3+ Compute Kit / CMIO3 bring-up

    Puesta en marcha del Kit Oficial de Cómputo CM3+ / CMIO3 — El kit de desarrollo de Raspberry Pi (CM3+/32 GB + CM3+ Lite + Compute Module IO Board V3 + adaptadores de cámara/pantalla + cable de programación) es la ruta de desarrollo canónica; el contenido del …

  • Obsolescence programmée : pris en charge seulement jusqu'à « no earlier than January 2028 » (fiche technique §11 ; datasheet.adoc). Les nouvelles conceptions SODIMM sont orientées vers le CM4S, et les nouvelles conceptions en général vers CM4/CM5 (documentation introduction.adoc). Prévoyez une migration CM4S pour les produits dont la durée de vie dépasse 2028.
  • Piège de la date de firmware : les images/firmwares antérieurs à novembre 2018 ne démarrent pas un CM3+ (fiche technique §1) — un piège classique quand on re-flashe d'anciens supports CM3.
  • Throttling thermique à 80 °C : « the Quad ARM complex in the BCM2837 can generate significant heat output under load » ; le back-off DVFS intervient à 80 °C sur la puce (fiche technique §10). Les boîtiers étanches exigent une vraie conception thermique ; le plafond nominal de +80 °C se mesure au niveau des composants, pas dans l'air calme avec le SoC en charge.
  • CPU plafonné à 1,2 GHz alors que la puce B0 tient 1,4 GHz sur la carte 3B+ — une limitation de l'alimentation du module (article de lancement CNX ; fiche technique §10).
  • Risque de latch-up lié à la séquence d'alimentation : les alimentations doivent monter en tension de la plus haute à la plus basse (ou simultanément sans croisement), sinon les diodes internes se polarisent en direct et peuvent provoquer un latch-up ; les six rails doivent toujours être présents (fiche technique §7, §7.1).
  • Broches réservées en 1,8 V : HDMI_HPD_N_1V8 et EMMC_EN_N_1V8 ne sont pas des GPIO génériques — le firmware attend toujours leurs fonctions spéciales ; les réaffecter casse le hot-plug HDMI/démarrage (note en gras, fiche technique §9.1).
  • Broches flottantes à la mise sous tension : GPIO28, 29, 44, 45 n'ont pas de tirage par défaut dans la cellule de broche ; des tirages externes sont recommandés pour qu'ils ne flottent jamais pendant l'amorçage (fiche technique §9.1).
  • Repli d'amorçage USB lent et gourmand en circuiterie : forcer l'amorçage USB via EMMC_DISABLE_N coûte ~2 s de timeout, et son automatisation nécessite des MOSFETs dont le seuil de grille convient à une commande en 1,8 V pilotée par EMMC_EN_N_1V8 (fiche technique §8).
  • Pile CSI/DSI fermée : seuls les capteurs pris en charge par le firmware (OV5647, IMX219) fonctionnent sur le CSI ; le DSI ne prend de même en charge que les affichages connus du firmware — les panneaux MIPI tiers nécessitent des contournements par USB (fiche technique §9.2, §9.3).
  • USB OTG mal documenté : le port est OTG dans le silicium, « however there is no official documentation. Some users have had success making this work » (fiche technique §9.4). Pour un usage fixe en hôte ou fixe en esclave, relier USB_OTGID à la masse.
  • Bus USB 2.0 unique : toute l'extension réseau/stockage (adaptateurs Ethernet, hubs, webcams) partage un seul port hôte USB 2.0 — un plafond de bande passante pour les montages de type passerelle/NAS (fiche technique §2.2).
  • Contraintes de l'eMMC : rail d'E/S câblé en dur à 1,8 V sur les composants non-Lite et invisible sur les broches ; >
  • Pièges de retrofit sur carrier CM1 : VBAT exige désormais ≥3,5 W (contre 2 W pour le CM1) et le module est plus haut — d'anciens carriers CM1 avec des régulateurs VBAT faibles ou un jeu en z serré peuvent défaillir (fiche technique §7 tableau 6, §1).
  • > e ou CNX.
  • Vérifier l'identité et la santé d'un CM3+ avec vcgencmd debutant Schéma : un module CM3+ sur carte CMIO3 avec câble HDMI et alimentation, un terminal à l'écran affichant les sorties de vcgencmd (version, température, throttled).
  • Activer une console série sur l'UART du CM3+ debutant Schéma : un module CM3+ sur CMIO3, broches GPIO14 (TXD) et GPIO15 (RXD) reliées à un adaptateur USB-série, broche GND commune, un terminal série à 115200 bauds.
  • Exploiter les 32 Go d'eMMC d'un CM3+ après flash debutant Schéma : un module CM3+ avec sa puce eMMC 32 Go, illustré par deux barres de stockage : l'image système de 2 Go occupant une petite partie, et l'espace non alloué grisé à étendre.
  • Gérer le bridage thermique à 80 °C d'un CM3+ intermediaire Schéma : un module CM3+ sur carte CMIO3 avec un dissipateur posé sur le SoC BCM2837B0, un graphique température/fréquence montrant le recul DVFS au franchissement du seuil de 80 °C.
  • Configurer le réseau Ethernet (via USB 2.0) d'un CM3+ intermediaire Schéma : un module CM3+ sur carte CMIO3, câble Ethernet branché sur le port RJ45 — la puce Ethernet est reliée au bus USB 2.0 unique du module, illustré par un petit goulot d'étranglement sur le bus.
  • Brancher un écran DSI sur un CM3+ intermediaire Schéma : petit écran DSI Raspberry Pi 7" relié par nappe FFC au connecteur DISPLAY1 de la carte CMIO3 portant un module CM3+ ; le second connecteur DSI 2 voies est visible.
  • Cluster Kubernetes : quatre CM3+ sur une Turing Pi avance Schéma : une carte Turing Pi v1 avec quatre modules CM3+ insérés dans leurs connecteurs SODIMM, un câble Ethernet par nœud et un module d'alimentation, le tout piloté en Kubernetes (K3s).
  • Programmer un CM3+ en C++ nu (bare metal) avec Circle avance Schéma : un module CM3+ sur carte CMIO3 avec carte SD, relié par un câble série à un PC ; à l'écran, le code C++ compilé croise le compilateur aarch64 puis s'exécute sans système d'exploitation.
  • Migrer un produit du CM3 vers le CM3+ en drop-in avance Schéma : comparaison côte à côte d'un module CM3 et d'un module CM3+ sur la même empreinte SODIMM 200 broches, avec les trois points de vigilance annotés : firmware novembre 2018, hauteur du CPU (z-top), VBAT 3,5 W.

Biblioteca de código — ejemplos escritos para esta placa

  • clignotante.py Python

    El script de arranque en un SBC: un LED en el conector GPIO parpadea a 1 Hz. gpiozero es la librería de referencia en este SO: gestiona el chip GPIO sin trucos de root.

  • bouton-gpio.py Python

    Un botón en el conector GPIO dispara una acción al pulsar y al soltar. gpiozero ofrece los callbacks when_pressed/when_released con antirrebote integrado y pause() orientado a eventos.

  • capteur-i2c.sh Bash

    El reflejo Linux para cualquier sensor I2C: barrer el bus con i2cdetect, confirmar que el chip está y leer unos registros con i2cget. Salida directa en el terminal sin escribir una línea de código de…

  • surveillance-temperature.sh Bash

    Sin ninguna dependencia, este script lee el sensor térmico expuesto por el kernel Linux, registra temperatura y frecuencia de la CPU en CSV y muestra una alerta al superar un umbral. Perfecto para di…

  • capteur-dht11.py Python

    El driver Adafruit CircuitPython funciona en Linux estándar: hace bit-bang del protocolo de 1 hilo del DHT vía libgpiod. El script imprime temperatura y humedad cada 2 s, encajando las tramas inválid…

  • servo-pwm-sysfs.sh Bash

    La interfaz PWM del kernel Linux (sysfs) es idéntica en todas las placas: periodo 20 ms, impulso 0,5-2,5 ms. Este script bash barre un servo en 3 ciclos y luego corta la alimentación para evitar el z…

  • serveur-web-capteur.py Python

    Sin dependencias externas, la placa se convierte en servidor web: una página HTML muestra temperatura del SoC y uptime, y un endpoint JSON los expone a los cuadros de mando. El reflejo de red para mo…

  • wifi-station.sh Bash

    NetworkManager es la herramienta estándar de las distribuciones modernas de placas: dos comandos bastan para unirse a un punto de acceso WPA2 y comprobar la IP obtenida. El script también lista las r…

  • journal-cron.sh Bash

    El dúo cron + script corto es el automatizador universal de Linux: cada minuto, carga de CPU y temperatura se añaden a un CSV con rotación integrada. Cero dependencias, cero demonios, sobrevive reini…

  • veilleur-systemd.py Python

    Un LED en latido más un control de servicios cada segundo: el script se vuelve un demonio systemd con Restart=always, arrancado en el arranque. El patrón de robustez para una placa embebida sin panta…

Ejemplos y repositorios encontrados en línea

  • raspberrypi/usbboot github.com

    Herramienta C oficial (rpiboot) para arrancar los Compute Modules y las Pi 4/5 por USB, con el código fuente del arranque.

  • raspberrypi/linux github.com

    Árbol oficial del kernel Linux de Raspberry Pi con el código de soporte de cada placa (device trees, drivers) para todos los modelos.

  • joan2937/pigpio github.com

    pigpio: demonio C y clientes Python/C para control preciso de GPIO, PWM y servos en Raspberry Pi.