ESP32-C6
⚡ Lo esencial en 60 segundos
- main_cpu — single 32-bit RISC-V HP core, RV32IMAC, four-stage pipeline, up to 160 MHz; CoreMark 496.66 (3.10 CoreMark/MHz at 160 MHz) (datasheet Product Overview:
- co_processor — low-power (LP) 32-bit RISC-V core, RV32IMAC, two-stage pipeline, up to 20 MHz; stays powered in deep-sleep (datasheet §LP RISC-V). Programmable via esp-lp-hal (
- gpu — none.
- memory — 512 KB HP SRAM, 16 KB LP SRAM, 320 KB ROM, 32 KB L1 cache, 4096-bit eFuse (≤1792 bits user) (datasheet Feature List).
- storage — no in-package flash on the base ESP32-C6 (external SPI/QSPI flash via SPI0/1); FH4/FH8 have 4/8 MB in-package; modules ship 4–16 MB. No PSRAM interface listed in the C6 datasheet (the C61 derivative adds PSRAM per CNX above).
- wi_fi — 2.4 GHz only (2412–2484 MHz), 1T1R. Wi-Fi 6 (802.11ax) HE20 mode, up to 150 Mbps PHY, uplink+downlink OFDMA, downlink MU-MIMO, Target Wake Time (TWT) requester; backward 802.11b/g/n with 20/40 MHz bandwidth, MCS0–7; TX power up to +19.5 dBm (ax) (datasheet Wi-Fi Feature List; product page).
- En esta placa : 9 tutoriales · 10 código
El ESP32-C6 representa un hito significativo en la evolución de los microcontroladores de bajo consumo, situándose como el primer sistema en un chip (SoC) de Espressif Systems que integra simultáneamente tres tecnologías de radio distintas en un único circuito integrado: Wi-Fi 6, Bluetooth 5 Low Energy y la norma IEEE 802.15.4. Esta última es la base de protocolos esenciales para la domótica y el Internet de las Cosas (IoT) como Zigbee 3.0 y Thread 1.3. Anunciado inicialmente en 2021 y con su hoja de datos oficial publicada en 2023, este chip está diseñado para ser la opción de entrada en la familia ESP32, actuando como el sucesor espiritual del popular ESP8266 pero con una arquitectura moderna basada en el conjunto de instrucciones RISC-V. Es importante aclarar que el término "ESP32-C6" se refiere al chip desnudo o a los módulos estándar como el ESP32-C6-MINI-1 o el ESP32-C6-WROOM-1, más que a una placa de desarrollo específica, aunque existen kits oficiales como el DevKitC-1 que facilitan su uso.
En el corazón del ESP32-C6 late un núcleo principal de 32 bits basado en la arquitectura RISC-V, conocido como núcleo de alto rendimiento (HP). Este procesador opera a una frecuencia máxima de 160 MHz y cuenta con una tubería de cuatro etapas, lo que le confiere una eficiencia notable para tareas de procesamiento general. Sin embargo, la verdadera innovación para aplicaciones alimentadas por batería reside en su segundo núcleo: un coprocesador de bajo consumo (LP) RISC-V de 32 bits que funciona a hasta 20 MHz. Este núcleo LP permanece activo incluso cuando el chip entra en modo de sueño profundo, permitiendo que tareas simples, como leer un sensor de temperatura o monitorear un botón, se ejecuten mientras el núcleo principal y la mayor parte de la memoria RAM están apagados. Esto es posible gracias a una memoria SRAM de bajo consumo dedicada de 16 KB, que se mantiene alimentada durante el sueño profundo, logrando un consumo de corriente extremadamente bajo, estimado en aproximadamente 7 microamperios. Esta capacidad, combinada con la función Target Wake Time (TWT) del Wi-Fi 6, permite diseñar dispositivos que pueden funcionar con una sola pila durante años.
La conectividad es el pilar fundamental de esta plataforma. El ESP32-C6 soporta Wi-Fi 6 (802.11ax), pero es crucial entender el alcance de esta especificación en este contexto. Se trata de una implementación de entrada, limitada a la banda de 2.4 GHz, con un ancho de canal de 20 MHz y una configuración de antena 1T1R (una transmisión, una recepción), alcanzando velocidades físicas de hasta 150 Mbps. No es un chip de clase punto de acceso de alto rendimiento, sino una solución optimizada para eficiencia energética y coexistencia de redes. Además, integra Bluetooth 5 LE, ofreciendo funciones como el modo de alta velocidad (2 Mbps) y el alcance extendido mediante Coded PHY, pero carece de soporte para Bluetooth Classic. La integración de la radio 802.15.4 permite la creación de redes de malla robustas utilizando Thread o Zigbee, compartiendo la misma antena física que el Wi-Fi y el Bluetooth gracias a un diseño de radio coexistente.
En cuanto a la memoria y el almacenamiento, el chip base no incluye memoria flash integrada, dependiendo de una memoria SPI o QSPI externa. No obstante, existen variantes como el ESP32-C6FH4 y el ESP32-C6FH8 que incorporan 4 MB u 8 MB de flash dentro del paquete del chip, simplificando el diseño de placas compactas. La memoria interna consta de 512 KB de SRAM de alto rendimiento y 320 KB de ROM para el código de arranque y controladores. Para la interacción con el mundo exterior, el chip ofrece 30 pines de entrada/salida de propósito general (GPIO) en su versión QFN40, aunque varios de ellos tienen funciones específicas que deben respetarse. Por ejemplo, los pines GPIO12 y 13 están reservados para la interfaz USB Serial/JTAG, una característica destacada que permite programar y depurar el chip directamente a través de un puerto USB-C sin necesidad de un puente USB-UART externo. Es fundamental señalar que esta interfaz USB es estrictamente de dispositivo para consola y depuración, y no soporta USB OTG (On-The-Go), lo que significa que el ESP32-C6 no puede actuar como anfitrión para conectar periféricos como teclados o memorias USB, una limitación común en proyectos portados desde otras variantes de la familia ESP32.
El ecosistema de software para el ESP32-C6 es maduro y versátil. Está plenamente admitido por el SDK oficial de Espressif, ESP-IDF, a partir de la versión 5.1, y también es compatible con entornos de desarrollo populares como Arduino, MicroPython y Zephyr RTOS. Para los desarrolladores que prefieren lenguajes de sistemas de bajo nivel, la biblioteca esp-hal ofrece soporte para Rust, incluyendo el control del núcleo de bajo consumo. La seguridad es otro aspecto crítico, con hardware dedicado para cifrado AES, firma digital RSA y arranque seguro, protegiendo tanto el firmware como los datos sensibles. A pesar de sus virtudes, los diseñadores deben ser conscientes de ciertas limitaciones y peculiaridades. El chip no posee un convertidor digital-analógico (DAC) ni un sensor Hall, a diferencia de los ESP32 originales, y su convertidor analógico-digital (ADC) es de 12 bits con un número limitado de canales. Asimismo, los pines de configuración (strapping pins) como GPIO8 y GPIO9 tienen roles críticos durante el arranque; niveles incorrectos en estos pines al reiniciar pueden impedir que el chip inicie o se programe correctamente. Finalmente, dado que existen revisiones de silicio (v0.0, v0.1, v0.2), es imperativo consultar la hoja de erratas oficial y asegurar la compatibilidad entre la versión del SDK y la revisión del chip utilizado, ya que ciertas funciones de Wi-Fi 6 pueden no estar admitidas en todas las versiones iniciales del hardware.



Esquema de pines (pinout)

| Attr | Especificaciones | verificado |
|---|---|---|
main_cpu | single 32-bit RISC-V HP core, RV32IMAC, four-stage pipeline, up to 160 MHz; CoreMark 496.66 (3.10 CoreMark/MHz at 160 MHz) (datasheet Product Overview: | ✔ |
co_processor | low-power (LP) 32-bit RISC-V core, RV32IMAC, two-stage pipeline, up to 20 MHz; stays powered in deep-sleep (datasheet §LP RISC-V). Programmable via esp-lp-hal ( | ✔ |
gpu | none. | ? sin verificar |
memory | 512 KB HP SRAM, 16 KB LP SRAM, 320 KB ROM, 32 KB L1 cache, 4096-bit eFuse (≤1792 bits user) (datasheet Feature List). | ? sin verificar |
storage | no in-package flash on the base ESP32-C6 (external SPI/QSPI flash via SPI0/1); FH4/FH8 have 4/8 MB in-package; modules ship 4–16 MB. No PSRAM interface listed in the C6 datasheet (the C61 derivative adds PSRAM per CNX above). | ? sin verificar |
wi_fi | 2.4 GHz only (2412–2484 MHz), 1T1R. Wi-Fi 6 (802.11ax) HE20 mode, up to 150 Mbps PHY, uplink+downlink OFDMA, downlink MU-MIMO, Target Wake Time (TWT) requester; backward 802.11b/g/n with 20/40 MHz bandwidth, MCS0–7; TX power up to +19.5 dBm (ax) (datasheet Wi-Fi Feature List; product page). | ? sin verificar |
bluetooth | Bluetooth 5 (LE) only — no Bluetooth Classic; Coded PHY long range, advertising extensions, 2 Mbps PHY; RX sensitivity down to −106 dBm @125 kbps (datasheet; product page). | ? sin verificar |
802_15_4 | IEEE 802.15.4 radio for Zigbee 3.0 and Thread 1.3; Wi-Fi/BLE/802.15.4 coexist and share one antenna (datasheet Product Overview). | ? sin verificar |
usb | USB 2.0 full speed (12 Mbit/s) via the USB Serial/JTAG controller on GPIO12/13 — CDC console + flashing + JTAG debug. It is a device-side debug/console interface, not USB-OTG (see Problems) (datasheet Feature List; TRM has a single USB chapter, "Chapter 32 USB Serial/JTAG Controller": | ✔ |
gpio | 30 GPIOs on QFN40, 22 on QFN32; 5 strapping GPIOs; 6 GPIOs consumed when the flash is off-package (GPIO24/25/26/28/29/30 recommended for SPI0/1 flash) (datasheet §2.3.4). Strapping pins: GPIO5, GPIO8, GPIO9, GPIO15; boot-mode straps are GPIO8+GPIO9 (datasheet §3). GPIO12/13 = USB, GPIO4–7 = JTAG, GPIO16/17 = UART0, GPIO27 = VDD_SPI (datasheet §2.3.4 notes). | ? sin verificar |
logic_level | 3.0–3.6 V (VDDPST/VDD_SPI recommended 3.3 V); not 5 V tolerant (datasheet §2.5 Power Supply). | ? sin verificar |
peripherals | 2× UART + LP UART, 2× I2C (1 HP + 1 LP), general-purpose SPI (plus 2 flash ports), 1× I2S, LED PWM 6 channels, MCPWM (motor), 2× TWAI® (CAN 2.0), RMT TX/RX, PARLIO, PCNT, SDIO slave, USB Serial/JTAG, event task matrix (ETM), GDMA, 52-bit system timer, 2× 54-bit general-purpose timers, watchdogs, RISC-V trace encoder (datasheet Feature List; ESP-IDF soc_caps: | ✔ |
analog | 12-bit SAR ADC, up to 7 channels; on-chip temperature sensor; no DAC and no Hall sensor listed (datasheet §4.2.2 Analog Signal Processing). | ? sin verificar |
power | four modes (Active / Modem-sleep / Light-sleep / Deep-sleep); Deep-sleep ≈ 7 µA with LP SRAM retained (datasheet Power Management); 40 nm process (ESP-IDF Get Started: | ✔ |
temperature | −40 ∼ 105 °C ambient, all orderable variants (datasheet Table 1-1). | ? sin verificar |
- Fabricante: Espressif Systems (Shanghai) — página de producto
- Año: anunciado en 2021 (el artículo de CNX Software de junio de 2022 sobre el ESP32-C5 se refiere al ESP32-C6 como anunciado "el año pasado": El datasheet v1.0 ("official release … products in mass production") está fechado el 2023-07-25 (datasheet Revision History, v1.5). >
- Estado: Activo — datasheet en v1.5 (2026-03-31), página de producto activa en el momento de la recuperación a ≈ US$2/módulo en 2026 ( módulos/placas C6 a pelo se venden en la misma categoría de bajo coste en dólares.
- Variantes de chip (datasheet Tabla 1-1): ESP32-C6 (QFN40 5×5 mm, flash externa), ESP32-C6FH4 (QFN32, 4 MB de flash Quad SPI en el paquete), ESP32-C6FH8 (QFN32, 8 MB de flash en el paquete; añadida en datasheet v1.2, 2024-08-23). Revisiones de chip v0.0/v0.1/v0.2. Todas calificadas para −40 ∼ 105 °C ambiente (
- Módulos: ESP32-C6-MINI-1/-1U ( ESP32-C6-WROOM-1/-1U con 8 MB de flash SPI en DevKitC-1 (
- Placas habituales: ESP32-C6-DevKitC-1, ESP32-C6-DevKitM-1 ( Waveshare ESP32-C6-Zero(-B), Seeed XIAO ESP32C6, Olimex ESP32-C6-DevKit-Lipo, ESPHome C6 Board (kit de Apollo Automation), combos M5Stack y LILYGO P4+C6 (placas comunitarias vía CNX:
+ Puntos fuertes
- Primer SoC tri-radio de Espressif: Wi-Fi 6 (802.11ax) + Bluetooth 5 LE + 802.15.4 (Zigbee/Thread) en un solo chip de 40 nm — la página de producto vende exactamente esta combinación (
- Wi-Fi 6 TWT para dispositivos a batería: "Target Wake Time … enables customers to build battery-operated connected devices that can last for years" (página de producto); el datasheet cuantifica 7 µA en deep-sleep.
- Thread/Zigbee de serie: los módulos están certificados para las stacks Zigbee 3.0 / Thread 1.3 (descripción del módulo en la página de devkit: combinado con Wi-Fi, es el chip de referencia de Espressif para endpoints Matter (página de producto "Enabling Matter").
- Posicionamiento de nivel de entrada: la familia ESP32 es la sucesora del ESP8266 ( y la serie C (C2/C3/C6/C61) es su rama RISC-V optimizada en coste — CNX describe el C61 como "a low-cost variant of the ESP32-C6" (URL en Identity). Llamar al C6 "spiritual successor to the ESP8266" es posicionamiento, no una cita de Espressif.
- Hardware de seguridad: firma digital RSA, AES, HMAC, SHA, ECC, RNG, secure boot con control de permisos, cifrado de flash, campos de propósito de clave en eFuse (datasheet Feature List; página de producto "Security" incl. Trusted Execution Environment).
- Núcleo LP RISC-V + periféricos LP (LP UART, LP I2C): cargas de sondeo de sensores se ejecutan mientras el núcleo HP y la mayor parte de la RAM están apagados (datasheet §LP Core; soc_caps SOC_LP_CORE_SUPPORTED).
- USB Serial/JTAG integrado: un puerto USB-C ofrece consola, flasheo y GDB sin chip puente externo (datasheet; guía de usuario de DevKitC-1).
- Codificador de trazas RISC-V para trazado de instrucciones en tiempo real (datasheet block diagram; soc_caps SOC_RISCV_TRACE_SUPPORTED).
− Puntos débiles
- Existen erratas por revisión de chip: el datasheet remite repetidamente al documento oficial "ESP32-C6 Series SoC Errata" (p. ej., una característica 802.11ax "not supported in some chip revisions"); consultadlo antes del bring-up del silicio (
- Sin USB-OTG — un error conceptual muy extendido. El USB del C6 es solo el controlador de dispositivo USB Serial/JTAG: el TRM de 1394 páginas no contiene ningún capítulo OTG/host (URL en la sección SoC), el soc_caps.h del C6 en ESP-IDF define SOC_USB_SERIAL_JTAG_SUPPORTED pero no SOC_USB_OTG_SUPPORTED (URL en la sección SoC). Los proyectos de dispositivos HID USB copiados de ESP32-S2/S3 no serán portables (
- Sin sensor Hall (a diferencia del ESP32 original): la lista analógica del C6 es solo SAR ADC + sensor de temperatura (datasheet §4.2.2). El código portado del sensor de rotación Hall del ESP32 no tiene equivalente en el C6.
- "Wi-Fi 6" es Wi-Fi 6 de nivel de entrada: solo banda de 2.4 GHz, 20 MHz (HE20), 1T1R, ≤150 Mbps PHY (datasheet Wi-Fi Feature List). Sin 5 GHz, sin 80/160 MHz — no lo especifiquéis como un componente de clase AP Wi-Fi 6.
- Pines de strapping GPIO5/8/9/15: GPIO9 es el botón BOOT, GPIO8 controla la impresión de mensajes de ROM/drive strength de GPIO, GPIO15 selecciona la fuente de señal JTAG; niveles incorrectos en el reset = no arranca o no se puede flashear (datasheet §3 Boot Configurations).
- GPIO24/25/26/28/29/30 entran en conflicto con la flash en diseños QFN40 con flash SPI fuera del paquete — reservados como interfaz SPI0/1 (datasheet §2.3.4). GPIO12/13 desaparecen del pool de GPIO cuando se usa USB Serial/JTAG; notad la advertencia del datasheet de que, cuando USB está deshabilitado, la resistencia de pull-up interna de GPIO13 está apagada en el reset.
- Núcleo único, solo BLE: sin Bluetooth Classic y sin segundo núcleo para tareas de fondo; los ports de código de ESP32/S3 dual-core necesitan rehacerse (comparación de la familia en la página de producto).
- Revisiones de chip v0.0/v0.1/v0.2: la compatibilidad entre la versión de ESP-IDF y la revisión de chip se sigue aparte — compilad con una versión de IDF que coincida con vuestro silicio (
- El ADC es pequeño: SAR ADC de 12 bits con hasta 7 canales (datasheet §4.2.2.1) — planificad las entradas analógicas pronto en placas QFN32.
- Informes de la comunidad (brownouts en clones baratos, problemas de layout RF) siguen los patrones habituales de ESP32; usad la sección del foro C6: >
- Retour d'expérience expert expert — expert-microcontroleur
- Petit retour d'experience sur l'ESP32-C6 après quelques semaines de prototypage. Le point fort est clairement la tri-radio (Wi-Fi 6 2.4G, BLE 5, 802.15.4) sur un seul SoC RISC-V, mais attention au marketing : le Wi-Fi 6 est strictement limite a la bande 2.4 GHz en 20 MHz (HE20), donc ne comptez pas… — expert-microcontroleur
- Merci pour ce rappel sur l'USB, j'ai perdu deux jours a comprendre pourquoi mon projet de clavier ne passait pas alors que le code marchait sur mon ancien module. Par contre, tu mentionnes la limitation a 150 Mbps, est-ce que ca impacte vraiment la latence pour de la domotique connectee ? Je n'ai p… — maker-bidouilleur
- Pour la latence, en 2.4 GHz seul avec OFDMA, c'est très correct pour de la telemetrie, mais ne cherchez pas la performance d'un routeur. Concernant l'IDF, oui, c'est crucial : la compatibilite est suivie separement. Si vous avez une puce v0.2, assurez-vous d'utiliser une release recente qui la supp… — proto-quickstart
Opiniones y proyectos de la comunidad
- ESP32-C6 super mini which board to select on IDE forum.arduino.cc
- Zigbee (ESP32-C6): Handling congestion with sleepy end devices forum.arduino.cc
- First ESP32-C6 based board - USB problems electronics.stackexchange.com
- ESP32-C6 power consumption: Arduino vs Zephyr vs ESP-IDF comparison qoitech.com
- esp32-c6_datasheet_en.pdf datasheet
- esp32-c6-mini-1_datasheet_en.pdf datasheet
- esp32-c6-wroom-1_wroom-1u_datasheet_en.pdf datasheet
- esp32-c6_technical_reference_manual_en.pdf manual
- Existen erratas por revisión de chip: el datasheet remite repetidamente al documento oficial "ESP32-C6 Series SoC Errata" (p. ej., una característica 802.11ax "not supported in some chip revisions"); consultadlo antes del bring-up del silicio (
- Sin USB-OTG — un error conceptual muy extendido. El USB del C6 es solo el controlador de dispositivo USB Serial/JTAG: el TRM de 1394 páginas no contiene ningún capítulo OTG/host (URL en la sección SoC), el soc_caps.h del C6 en ESP-IDF define SOC_USB_SERIAL_JTAG_SUPPORTED pero no SOC_USB_OTG_SUPPORTED (URL en la sección SoC). Los proyectos de dispositivos HID USB copiados de ESP32-S2/S3 no serán portables (
- Sin sensor Hall (a diferencia del ESP32 original): la lista analógica del C6 es solo SAR ADC + sensor de temperatura (datasheet §4.2.2). El código portado del sensor de rotación Hall del ESP32 no tiene equivalente en el C6.
- "Wi-Fi 6" es Wi-Fi 6 de nivel de entrada: solo banda de 2.4 GHz, 20 MHz (HE20), 1T1R, ≤150 Mbps PHY (datasheet Wi-Fi Feature List). Sin 5 GHz, sin 80/160 MHz — no lo especifiquéis como un componente de clase AP Wi-Fi 6.
- Pines de strapping GPIO5/8/9/15: GPIO9 es el botón BOOT, GPIO8 controla la impresión de mensajes de ROM/drive strength de GPIO, GPIO15 selecciona la fuente de señal JTAG; niveles incorrectos en el reset = no arranca o no se puede flashear (datasheet §3 Boot Configurations).
- GPIO24/25/26/28/29/30 entran en conflicto con la flash en diseños QFN40 con flash SPI fuera del paquete — reservados como interfaz SPI0/1 (datasheet §2.3.4). GPIO12/13 desaparecen del pool de GPIO cuando se usa USB Serial/JTAG; notad la advertencia del datasheet de que, cuando USB está deshabilitado, la resistencia de pull-up interna de GPIO13 está apagada en el reset.
- Núcleo único, solo BLE: sin Bluetooth Classic y sin segundo núcleo para tareas de fondo; los ports de código de ESP32/S3 dual-core necesitan rehacerse (comparación de la familia en la página de producto).
- Revisiones de chip v0.0/v0.1/v0.2: la compatibilidad entre la versión de ESP-IDF y la revisión de chip se sigue aparte — compilad con una versión de IDF que coincida con vuestro silicio (
- El ADC es pequeño: SAR ADC de 12 bits con hasta 7 canales (datasheet §4.2.2.1) — planificad las entradas analógicas pronto en placas QFN32.
- Informes de la comunidad (brownouts en clones baratos, problemas de layout RF) siguen los patrones habituales de ESP32; usad la sección del foro C6: >
- Faire clignoter la LED RGB de la DevKitC-1 debutant Schéma : IMG-esp32-c6-debutant-1-c6-clignoter-rgb-gpio8.svg — Carte ESP32-C6-DevKitC-1 avec la ligne de données de la LED RGB adressable reliée à GPIO8 et le câble USB-C.
- Console et flash par USB natif (USB Serial/JTAG) debutant Schéma : IMG-esp32-c6-debutant-2-c6-usb-serial-jtag-console.svg — Contrôleur USB Serial/JTAG du C6 connecté aux broches GPIO12 (D−) et GPIO13 (D+) vers un port USB-C, avec les boutons BOOT (GPIO9) et RESET.
- Première connexion Wi-Fi en MicroPython debutant Schéma : IMG-esp32-c6-debutant-3-c6-wifi-micropython.svg — ESP32-C6 relié par une onde 2,4 GHz à une box Wi-Fi, avec invite de commande MicroPython et adresse IP affichée.
- Station Wi-Fi 6 sous ESP-IDF : ce que 802.11ax veut dire ici intermediaire Schéma : IMG-esp32-c6-intermediaire-1-c6-wifi6-station-esp-idf.svg — Chaîne d'initialisation Wi-Fi ESP-IDF : NVS, netif, event loop, esp_wifi_start, puis événement IP obtenue, avec badge 2,4 GHz HE20.
- BLE 5 et Wi-Fi en simultané : la coexistence tri-radio intermediaire Schéma : IMG-esp32-c6-intermediaire-2-c6-ble5-coexistence-wifi.svg — Trois radios (Wi-Fi 6, BLE 5, 802.15.4) d'un même SoC C6 convergeant vers une antenne unique partagée sur la bande 2,4 GHz.
- Deep-sleep 7 µA et réveil minuterie sur batterie intermediaire Schéma : IMG-esp32-c6-intermediaire-3-c6-deep-sleep-7ua.svg — Courbe de consommation d'un cycle réveil/lecture capteur/profondeur sur batterie, avec le plancher de deep-sleep annoté 7 µA et le capteur de température interne.
- Zigbee 3.0 et Thread 1.3 sur le radio 802.15.4 avance Schéma : IMG-esp32-c6-avance-1-c6-zigbee-thread-802154.svg — Réseau maillé Thread/Zigbee de trois nœuds C6 reliés à un routeur frontière connecté à un réseau IP.
- Endpoint Matter sur C6 : Wi-Fi ou Thread au choix avance Schéma : IMG-esp32-c6-avance-2-c6-matter-endpoint.svg — Endpoint Matter C6 commissionné par BLE puis rattaché soit au réseau Wi-Fi 6 2,4 GHz soit au réseau Thread, avec un contrôleur domotique.
- Programmer le cœur LP : le coprocesseur qui ne dort jamais avance Schéma : IMG-esp32-c6-avance-3-c6-lp-core-coprocesseur.svg — Deux cœurs RISC-V du C6 : cœur HP 160 MHz alimenté par un interrupteur d'alimentation, cœur LP 20 MHz relié à LP UART, LP I2C et 16 KB de LP SRAM, toujours alimenté en deep-sleep.
Biblioteca de código — ejemplos escritos para esta placa
clignotante.inoArduinobouton-led.inoArduinorespiration.inoArduinodht22.inoArduinooled-i2c.inoArduinoserveur-web.inoArduinoble-compteur.inoArduinoservo.inoArduinosommeil-profond.inoArduinomesures.pyMicroPython
Ejemplos y repositorios encontrados en línea
- espressif/esp-idf github.com
- espressif/esp-thread-br github.com
- espressif/esp-matter github.com