🛠 Programmer le cœur LP : le coprocesseur qui ne dort jamais

Tutorial experto: aprovechar el coprocesador de bajo consumo del C6. Además del núcleo principal RISC-V RV32IMAC a 160 MHz (496,66 CoreMark), el chip incorpora un núcleo LP de 32 bits RV32IMAC con pipeline de dos etapas, hasta 20 MHz, que permanece alimentado en modo deep-sleep con sus 16 KB de LP SRAM y sus periféricos LP dedicados LP UART y LP I2C. Caso de uso: un sensor consultado continuamente por el núcleo LP mientras que el núcleo HP, la radio y la mayor parte de los 512 KB de HP SRAM están apagados — el nodo que solo se despierta ante un evento. Herramientas: esp-lp-hal del proyecto esp-rs (esp-hal soporta el C6, objetivo riscv32imac-unknown-none-elf) o los ejemplos LP de ESP-IDF. Memoria total del chip: 512 KB de HP SRAM, 16 KB de LP SRAM, 320 KB de ROM, 32 KB de caché L1. Ejercicio completo: el núcleo LP supervisa el sensor de temperatura interno, despierta al HP al superar el umbral, el HP enciende el Wi-Fi en TWT, envía una trama, y luego toda la máquina vuelve a los ~7 µA del deep-sleep. >