🛠 Programmer le cœur LP : le coprocesseur qui ne dort jamais

Tuto expert : exploiter le coprocesseur basse consommation du C6. En plus du cœur principal RISC-V RV32IMAC à 160 MHz (496,66 CoreMark), la puce embarque un cœur LP 32 bits RV32IMAC à pipeline deux étages, jusqu'à 20 MHz, qui reste alimenté en deep-sleep avec ses 16 KB de LP SRAM et ses périphériques dédiés LP UART et LP I2C. Cas d'usage : un capteur pollé en continu par le cœur LP pendant que le cœur HP, la radio et l'essentiel des 512 KB de HP SRAM sont éteints — le nœud qui ne se réveille que sur événement. Outils : esp-lp-hal du projet esp-rs (esp-hal supporte le C6, cible riscv32imac-unknown-none-elf) ou les exemples LP d'ESP-IDF. Mémoire totale de la puce : 512 KB HP SRAM, 16 KB LP SRAM, 320 KB ROM, 32 KB de cache L1. Exercice complet : le cœur LP surveille le capteur de température interne, réveille le HP au dépassement du seuil, le HP allume le Wi-Fi en TWT, envoie une trame, puis toute la machine retombe vers les ~7 µA du deep-sleep. >