ESP32-C6
⚡ L’essentiel en 60 secondes
- main_cpu — single 32-bit RISC-V HP core, RV32IMAC, four-stage pipeline, up to 160 MHz; CoreMark 496.66 (3.10 CoreMark/MHz at 160 MHz) (datasheet Product Overview:
- co_processor — low-power (LP) 32-bit RISC-V core, RV32IMAC, two-stage pipeline, up to 20 MHz; stays powered in deep-sleep (datasheet §LP RISC-V). Programmable via esp-lp-hal (
- gpu — none.
- memory — 512 KB HP SRAM, 16 KB LP SRAM, 320 KB ROM, 32 KB L1 cache, 4096-bit eFuse (≤1792 bits user) (datasheet Feature List).
- storage — no in-package flash on the base ESP32-C6 (external SPI/QSPI flash via SPI0/1); FH4/FH8 have 4/8 MB in-package; modules ship 4–16 MB. No PSRAM interface listed in the C6 datasheet (the C61 derivative adds PSRAM per CNX above).
- wi_fi — 2.4 GHz only (2412–2484 MHz), 1T1R. Wi-Fi 6 (802.11ax) HE20 mode, up to 150 Mbps PHY, uplink+downlink OFDMA, downlink MU-MIMO, Target Wake Time (TWT) requester; backward 802.11b/g/n with 20/40 MHz bandwidth, MCS0–7; TX power up to +19.5 dBm (ax) (datasheet Wi-Fi Feature List; product page).
- Sur cette fiche : 9 tutoriels · 10 codes
L’ESP32-C6, conçu par Espressif Systems, se distingue dans l’univers des microcontrôleurs par sa capacité à intégrer trois technologies de communication sans fil distinctes au sein d’une seule puce gravée en 40 nanomètrès. Annoncée initialement en 2021 et disponible en production de masse avec des fiches techniques mises à jour jusqu’en 2026, cette puce représente une évolution significative pour les développeurs cherchant à créer des objets connectés économes en énergie. Contrairement à ses prédécesseurs qui se concentraient souvent sur le Wi-Fi et le Bluetooth classique, l’ESP32-C6 introduit le support natif du Wi-Fi 6 (norme 802.11ax) sur la bande des 2,4 GHz, du Bluetooth 5 Low Energy (BLE) et de la norme IEEE 802.15.4, qui est le socle technologique des protocoles domotiques comme Zigbee 3.0 et Thread 1.3. Cette triple connectivité permet à un seul composant de servir de passerelle ou de nœud de capteur dans des écosystèmes complexes, notamment pour le standard Matter, tout en partageant une seule antenne pour ces trois radios.
Sur le plan du calcul, l’ESP32-C6 s’appuie sur un cœur principal RISC-V 32 bits à haute performance, cadencé jusqu’à 160 MHz. Pour les non-initiés, RISC-V est une architecture de jeu d’instructions ouverte et modulaire, différente des architectures propriétaires comme ARM ou x86, offrant une grande flexibilité aux fabricants. Ce cœur principal est accompagné d’un second cœur RISC-V basse consommation, limité à 20 MHz, qui reste actif même lorsque le cœur principal est mis en veille profonde. Cette architecture hétérogène est cruciale pour l’efficacité énergétique : le cœur basse consommation peut surveiller des capteurs ou maintenir certaines fonctions critiques pendant que le système principal est éteint, réduisant la consommation en veille profonde à environ 7 microampères. La mémoire embarque 512 Ko de SRAM haute performance et 16 Ko de SRAM basse consommation, ainsi que 320 Ko de ROM pour le code de démarrage. Il est important de noter que la puce de base ne contient pas de mémoire flash intégrée ; celle-ci doit être ajoutée en externe via une interface SPI, bien que des variantes spécifiques comme les modèles FH4 et FH8 intègrent respectivement 4 Mo et 8 Mo de flash directement dans le boîtier.
La connectivité Wi-Fi de l’ESP32-C6 mérite une précision importante pour éviter les malentendus techniques. Bien qu’il soit qualifié de « Wi-Fi 6 », il s’agit d’une implémentation d’entrée de gamme limitée à la bande des 2,4 GHz avec une largeur de canal de 20 MHz et une configuration d’antenne 1T1R (une émission, une réception), offrant un débit physique maximal de 150 Mbps. Il ne faut donc pas le confondre avec les routeurs Wi-Fi 6 haute performance fonctionnant sur 5 GHz ou 6 GHz. Cependant, il apporte des fonctionnalités clés du Wi-Fi 6 comme le Target Wake Time (TWT), qui permet aux appareils sur batterie de négocier avec le routeur des périodes de réveil précises, prolongeant ainsi considérablement l’autonomie. En parallèle, le Bluetooth 5 LE offre des portées étendues grâce au Coded PHY et une sensibilité de réception descendant jusqu’à -106 dBm, tandis que le support de 802.15.4 ouvre la porte aux réseaux maillés Thread et Zigbee, essentiels pour la domotique interopérable.
L’interface USB de l’ESP32-C6 est souvent source de confusion. La puce intègre un contrôleur USB 2.0 Full Speed, mais il s’agit exclusivement d’une interface de débogage et de programmation (USB Serial/JTAG) et non d’une interface USB-OTG ou hôte. Cela signifie que vous pouvez connecter la carte à un ordinateur pour programmer le microcontrôleur, afficher des messages de console ou utiliser un débogueur JTAG sans avoir besoin d’un convertisseur USB-UART externe, ce qui simplifie grandement le développement. Toutefois, vous ne pouvez pas utiliser cette interface pour connecter une clé USB, un disque dur ou émuler un périphérique HID (comme un clavier ou une souris) comme cela est possible sur d’autres modèles de la gamme ESP32. Les broches GPIO12 et 13 sont dédiées à cette fonction USB et ne peuvent pas être utilisées comme entrées/sorties générales si l’USB est activé.
La gestion des broches (GPIO) nécessite une attention particulière lors de la conception matérielle. La puce offre 30 GPIOs dans son boîtier QFN40, mais plusieurs d’entre eux ont des rôles spécifiques ou des contraintes. Par exemple, les broches GPIO5, 8, 9 et 15 sont des broches de configuration (strapping) qui déterminent le mode de démarrage de la puce ; un niveau électrique incorrect sur ces broches au moment de la remise à zéro peut empêcher le démarrage ou le flashage. De plus, si vous utilisez une puce sans flash intégrée, six GPIOs (24, 25, 26, 28, 29, 30) sont réservés à la communication avec la mémoire flash externe et ne sont pas disponibles pour l’utilisateur. L’ensemble des broches fonctionne en logique 3,3 volts et n’est pas tolérant aux signaux 5 volts, ce qui impose l’utilisation de convertisseurs de niveau si l’on souhaite interfacer la puce avec des composants plus anciens ou industriels.
En termes de périphériques, l’ESP32-C6 est bien équipé pour les applications IoT courantes. Il dispose de deux interfaces UART, deux interfaces I2C (dont une basse consommation), un bus SPI, une interface I2S pour l’audio, ainsi que des générateurs PWM pour le contrôle de moteurs ou de LEDs. Il intègre également un convertisseur analogique-numérique (ADC) de 12 bits avec jusqu’à 7 canaux, utile pour lire des capteurs analogiques, ainsi qu’un capteur de température interne. Il est crucial de noter que cette puce ne possède ni convertisseur numérique-analogique (DAC) ni capteur Hall, contrairement à certains modèles précédents de la famille ESP32. Les développeurs doivent donc adapter leurs projets s’ils comptent sur ces fonctionnalités spécifiques.
L’écosystème logiciel autour de l’ESP32-C6 est mature et complet. Le SDK officiel, ESP-IDF, prend en charge la puce depuis la version 5.1, offrant un accès bas niveau aux fonctionnalités Wi-Fi, Bluetooth et 802.15.4. Pour les amateurs de développement rapide, la compatibilité est assurée avec Arduino via le core espressif/arduino-esp32 v3.x, ainsi qu’avec MicroPython et le système d’exploitation temps réel Zephyr. La communauté Rust est également active grâce à la bibliothèque esp-hal, qui permet de programmer la puce avec les garanties de sécurité mémoire de ce langage. La documentation technique, incluant la fiche technique et le manuel de référence technique, est régulièrement mise à jour, bien que les développeurs doivent consulter le document d’errata spécifique à la révision de leur puce (v0.0, v0.1 ou v0.2) pour connaître les éventuelles limitations matérielles connues. Enfin, des cartes de développement officielles comme le DevKitC-1, ainsi que des modules compacts comme le ESP32-C6-MINI-1, facilitent l’intégration dans des projets allant du prototype rapide à la production industrielle, notamment pour des applications de monitoring énergétique ou de domotique certifiée Matter.
Schéma de brochage (pinout)
| Attr | Specs | vérifié |
|---|---|---|
main_cpu | single 32-bit RISC-V HP core, RV32IMAC, four-stage pipeline, up to 160 MHz; CoreMark 496.66 (3.10 CoreMark/MHz at 160 MHz) (datasheet Product Overview: | ✔ |
co_processor | low-power (LP) 32-bit RISC-V core, RV32IMAC, two-stage pipeline, up to 20 MHz; stays powered in deep-sleep (datasheet §LP RISC-V). Programmable via esp-lp-hal ( | ✔ |
gpu | none. | ? non vérifié |
memory | 512 KB HP SRAM, 16 KB LP SRAM, 320 KB ROM, 32 KB L1 cache, 4096-bit eFuse (≤1792 bits user) (datasheet Feature List). | ? non vérifié |
storage | no in-package flash on the base ESP32-C6 (external SPI/QSPI flash via SPI0/1); FH4/FH8 have 4/8 MB in-package; modules ship 4–16 MB. No PSRAM interface listed in the C6 datasheet (the C61 derivative adds PSRAM per CNX above). | ? non vérifié |
wi_fi | 2.4 GHz only (2412–2484 MHz), 1T1R. Wi-Fi 6 (802.11ax) HE20 mode, up to 150 Mbps PHY, uplink+downlink OFDMA, downlink MU-MIMO, Target Wake Time (TWT) requester; backward 802.11b/g/n with 20/40 MHz bandwidth, MCS0–7; TX power up to +19.5 dBm (ax) (datasheet Wi-Fi Feature List; product page). | ? non vérifié |
bluetooth | Bluetooth 5 (LE) only — no Bluetooth Classic; Coded PHY long range, advertising extensions, 2 Mbps PHY; RX sensitivity down to −106 dBm @125 kbps (datasheet; product page). | ? non vérifié |
802_15_4 | IEEE 802.15.4 radio for Zigbee 3.0 and Thread 1.3; Wi-Fi/BLE/802.15.4 coexist and share one antenna (datasheet Product Overview). | ? non vérifié |
usb | USB 2.0 full speed (12 Mbit/s) via the USB Serial/JTAG controller on GPIO12/13 — CDC console + flashing + JTAG debug. It is a device-side debug/console interface, not USB-OTG (see Problems) (datasheet Feature List; TRM has a single USB chapter, "Chapter 32 USB Serial/JTAG Controller": | ✔ |
gpio | 30 GPIOs on QFN40, 22 on QFN32; 5 strapping GPIOs; 6 GPIOs consumed when the flash is off-package (GPIO24/25/26/28/29/30 recommended for SPI0/1 flash) (datasheet §2.3.4). Strapping pins: GPIO5, GPIO8, GPIO9, GPIO15; boot-mode straps are GPIO8+GPIO9 (datasheet §3). GPIO12/13 = USB, GPIO4–7 = JTAG, GPIO16/17 = UART0, GPIO27 = VDD_SPI (datasheet §2.3.4 notes). | ? non vérifié |
logic_level | 3.0–3.6 V (VDDPST/VDD_SPI recommended 3.3 V); not 5 V tolerant (datasheet §2.5 Power Supply). | ? non vérifié |
peripherals | 2× UART + LP UART, 2× I2C (1 HP + 1 LP), general-purpose SPI (plus 2 flash ports), 1× I2S, LED PWM 6 channels, MCPWM (motor), 2× TWAI® (CAN 2.0), RMT TX/RX, PARLIO, PCNT, SDIO slave, USB Serial/JTAG, event task matrix (ETM), GDMA, 52-bit system timer, 2× 54-bit general-purpose timers, watchdogs, RISC-V trace encoder (datasheet Feature List; ESP-IDF soc_caps: | ✔ |
analog | 12-bit SAR ADC, up to 7 channels; on-chip temperature sensor; no DAC and no Hall sensor listed (datasheet §4.2.2 Analog Signal Processing). | ? non vérifié |
power | four modes (Active / Modem-sleep / Light-sleep / Deep-sleep); Deep-sleep ≈ 7 µA with LP SRAM retained (datasheet Power Management); 40 nm process (ESP-IDF Get Started: | ✔ |
temperature | −40 ∼ 105 °C ambient, all orderable variants (datasheet Table 1-1). | ? non vérifié |
- Fabricant : Espressif Systems (Shanghai) — page produit
- Année : annoncée en 2021 (l'article de CNX Software de juin 2022 sur l'ESP32-C5 mentionne l'ESP32-C6 comme annoncé « l'année dernière » : La datasheet v1.0 (« official release … products in mass production ») est datée du 2023-07-25 (datasheet Revision History, v1.5). >
- Statut : Actif — datasheet en v1.5 (2026-03-31), page produit en ligne au moment de la récupération à ≈ 2 USD/module en 2026 ( ; les modules/cartes nues C6 se vendent dans la même gamme de prix très basse.
- Variantes de puce (datasheet Table 1-1) : ESP32-C6 (QFN40 5×5 mm, flash externe), ESP32-C6FH4 (QFN32, flash Quad SPI 4 MB dans le boîtier), ESP32-C6FH8 (QFN32, flash 8 MB dans le boîtier ; ajoutée dans la datasheet v1.2, 2024-08-23). Révisions de puce v0.0/v0.1/v0.2. Toutes classées −40 ∼ 105 °C ambiant (
- Modules : ESP32-C6-MINI-1/-1U ( ESP32-C6-WROOM-1/-1U avec flash SPI 8 MB sur DevKitC-1 (
- Cartes courantes : ESP32-C6-DevKitC-1, ESP32-C6-DevKitM-1 ( Waveshare ESP32-C6-Zero(-B), Seeed XIAO ESP32C6, Olimex ESP32-C6-DevKit-Lipo, ESPHome C6 Board (kit Apollo Automation), combos M5Stack et LILYGO P4+C6 (cartes communautaires via CNX :
＋ Points forts
- Premier SoC tri-radio d'Espressif : Wi-Fi 6 (802.11ax) + Bluetooth 5 LE + 802.15.4 (Zigbee/Thread) dans une seule puce 40 nm — la page produit vend exactement cette combinaison (
- TWT Wi-Fi 6 pour appareils sur batterie : « Target Wake Time … enables customers to build battery-operated connected devices that can last for years » (page produit) ; la datasheet quantifie 7 µA en deep-sleep.
- Thread/Zigbee prêts à l'emploi : les modules sont certifiés pour les stacks Zigbee 3.0 / Thread 1.3 (description du module sur la page devkit : ; combiné au Wi-Fi, c'est la puce de référence d'Espressif pour les end-points Matter (page produit « Enabling Matter »).
- Positionnement entrée de gamme : la famille ESP32 est le successeur de l'ESP8266 ( et la série C (C2/C3/C6/C61) est sa branche RISC-V optimisée en coût — CNX décrit le C61 comme « a low-cost variant of the ESP32-C6 » (URL dans Identity). Qualifier le C6 de « successeur spirituel de l'ESP8266 » est un positionnement, pas une citation d'Espressif.
- Matériel de sécurité : signature numérique RSA, AES, HMAC, SHA, ECC, RNG, secure boot avec contrôle de permissions, chiffrement de la flash, champs de finalité de clé eFuse (datasheet Feature List ; page produit « Security » incl. Trusted Execution Environment).
- Cœur LP RISC-V + périphériques LP (LP UART, LP I2C) : les charges de sondage de capteurs s'exécutent pendant que le cœur HP et la majeure partie de la RAM sont éteints (datasheet §LP Core ; soc_caps SOC_LP_CORE_SUPPORTED).
- USB Serial/JTAG intégré : un seul port USB-C fournit console, flashage et GDB sans puce pont externe (datasheet ; guide utilisateur DevKitC-1).
- Encodeur de trace RISC-V pour le traçage d'instructions en temps réel (datasheet block diagram ; soc_caps SOC_RISCV_TRACE_SUPPORTED).
− Points faibles
- Des erratas existent par révision de puce : la datasheet renvoie à plusieurs reprises au document officiel « ESP32-C6 Series SoC Errata » (par ex. une fonctionnalité 802.11ax « not supported in some chip revisions » ; le vérifier avant le bring-up silicium (
- Pas d'USB-OTG — une idée reçue très répandue. L'USB du C6 est uniquement le contrôleur device USB Serial/JTAG : le TRM de 1394 pages ne contient aucun chapitre OTG/host (URL dans la section SoC), le soc_caps.h C6 d'ESP-IDF définit SOC_USB_SERIAL_JTAG_SUPPORTED mais pas de SOC_USB_OTG_SUPPORTED (URL dans la section SoC). Les projets USB HID-device copiés d'ESP32-S2/S3 ne seront pas portables (
- Pas de capteur Hall (contrairement à l'ESP32 d'origine) : la liste analogique du C6 est SAR ADC + capteur de température uniquement (datasheet §4.2.2). Le code ESP32 porté de capteur de rotation à effet Hall n'a pas d'équivalent sur C6.
- « Wi-Fi 6 » est un Wi-Fi 6 d'entrée de gamme : bande 2,4 GHz uniquement, 20 MHz (HE20), 1T1R, PHY ≤150 Mbps (datasheet Wi-Fi Feature List). Pas de 5 GHz, pas de 80/160 MHz — ne pas le spécifier comme une pièce de classe AP Wi-Fi 6.
- Broches de strapping GPIO5/8/9/15 : GPIO9 est le bouton BOOT, GPIO8 contrôle l'affichage des messages ROM/la force de pilotage des GPIO, GPIO15 sélectionne la source des signaux JTAG ; des niveaux incorrects au reset = ne démarre pas ou ne se flashe pas (datasheet §3 Boot Configurations).
- GPIO24/25/26/28/29/30 entrent en conflit avec la flash sur les conceptions QFN40 avec flash SPI hors boîtier — réservés comme interface SPI0/1 (datasheet §2.3.4). GPIO12/13 disparaissent du pool de GPIO dès que l'USB Serial/JTAG est utilisé ; noter l'avertissement de la datasheet selon lequel, quand l'USB est désactivé, la résistance de pull-up interne de GPIO13 est désactivée au reset.
- Mono-cœur, BLE uniquement : pas de Bluetooth Classic et pas de second cœur pour la gestion de fond ; les ports de code ESP32/S3 double cœur demandent une refonte (comparaison de la famille sur la page produit).
- Révisions de puce v0.0/v0.1/v0.2 : la compatibilité release ESP-IDF ↔ révision de puce est suivie séparément — compiler avec une version IDF correspondant à votre silicium (
- L'ADC est petit : SAR 12 bits avec jusqu'à 7 canaux (datasheet §4.2.2.1) — prévoir les entrées analogiques tôt sur les cartes QFN32.
- Signalements communautaires (brownouts sur des clones bon marché, problèmes de layout RF) suivent les schémas habituels des ESP32 ; utiliser la section forum du C6 : >
- Retour d'expérience expert expert — expert-microcontroleur
- Petit retour d'experience sur l'ESP32-C6 après quelques semaines de prototypage. Le point fort est clairement la tri-radio (Wi-Fi 6 2.4G, BLE 5, 802.15.4) sur un seul SoC RISC-V, mais attention au marketing : le Wi-Fi 6 est strictement limite a la bande 2.4 GHz en 20 MHz (HE20), donc ne comptez pas… — expert-microcontroleur
- Merci pour ce rappel sur l'USB, j'ai perdu deux jours a comprendre pourquoi mon projet de clavier ne passait pas alors que le code marchait sur mon ancien module. Par contre, tu mentionnes la limitation a 150 Mbps, est-ce que ca impacte vraiment la latence pour de la domotique connectee ? Je n'ai p… — maker-bidouilleur
- Pour la latence, en 2.4 GHz seul avec OFDMA, c'est très correct pour de la telemetrie, mais ne cherchez pas la performance d'un routeur. Concernant l'IDF, oui, c'est crucial : la compatibilite est suivie separement. Si vous avez une puce v0.2, assurez-vous d'utiliser une release recente qui la supp… — proto-quickstart
Retours et projets de la communauté
- ESP32-C6 super mini which board to select on IDE forum.arduino.cc
- Zigbee (ESP32-C6): Handling congestion with sleepy end devices forum.arduino.cc
- First ESP32-C6 based board - USB problems electronics.stackexchange.com
- ESP32-C6 power consumption: Arduino vs Zephyr vs ESP-IDF comparison qoitech.com
- esp32-c6_datasheet_en.pdf datasheet
- esp32-c6-mini-1_datasheet_en.pdf datasheet
- esp32-c6-wroom-1_wroom-1u_datasheet_en.pdf datasheet
- esp32-c6_technical_reference_manual_en.pdf manual
- Des erratas existent par révision de puce : la datasheet renvoie à plusieurs reprises au document officiel « ESP32-C6 Series SoC Errata » (par ex. une fonctionnalité 802.11ax « not supported in some chip revisions » ; le vérifier avant le bring-up silicium (
- Pas d'USB-OTG — une idée reçue très répandue. L'USB du C6 est uniquement le contrôleur device USB Serial/JTAG : le TRM de 1394 pages ne contient aucun chapitre OTG/host (URL dans la section SoC), le soc_caps.h C6 d'ESP-IDF définit SOC_USB_SERIAL_JTAG_SUPPORTED mais pas de SOC_USB_OTG_SUPPORTED (URL dans la section SoC). Les projets USB HID-device copiés d'ESP32-S2/S3 ne seront pas portables (
- Pas de capteur Hall (contrairement à l'ESP32 d'origine) : la liste analogique du C6 est SAR ADC + capteur de température uniquement (datasheet §4.2.2). Le code ESP32 porté de capteur de rotation à effet Hall n'a pas d'équivalent sur C6.
- « Wi-Fi 6 » est un Wi-Fi 6 d'entrée de gamme : bande 2,4 GHz uniquement, 20 MHz (HE20), 1T1R, PHY ≤150 Mbps (datasheet Wi-Fi Feature List). Pas de 5 GHz, pas de 80/160 MHz — ne pas le spécifier comme une pièce de classe AP Wi-Fi 6.
- Broches de strapping GPIO5/8/9/15 : GPIO9 est le bouton BOOT, GPIO8 contrôle l'affichage des messages ROM/la force de pilotage des GPIO, GPIO15 sélectionne la source des signaux JTAG ; des niveaux incorrects au reset = ne démarre pas ou ne se flashe pas (datasheet §3 Boot Configurations).
- GPIO24/25/26/28/29/30 entrent en conflit avec la flash sur les conceptions QFN40 avec flash SPI hors boîtier — réservés comme interface SPI0/1 (datasheet §2.3.4). GPIO12/13 disparaissent du pool de GPIO dès que l'USB Serial/JTAG est utilisé ; noter l'avertissement de la datasheet selon lequel, quand l'USB est désactivé, la résistance de pull-up interne de GPIO13 est désactivée au reset.
- Mono-cœur, BLE uniquement : pas de Bluetooth Classic et pas de second cœur pour la gestion de fond ; les ports de code ESP32/S3 double cœur demandent une refonte (comparaison de la famille sur la page produit).
- Révisions de puce v0.0/v0.1/v0.2 : la compatibilité release ESP-IDF ↔ révision de puce est suivie séparément — compiler avec une version IDF correspondant à votre silicium (
- L'ADC est petit : SAR 12 bits avec jusqu'à 7 canaux (datasheet §4.2.2.1) — prévoir les entrées analogiques tôt sur les cartes QFN32.
- Signalements communautaires (brownouts sur des clones bon marché, problèmes de layout RF) suivent les schémas habituels des ESP32 ; utiliser la section forum du C6 : >
- Faire clignoter la LED RGB de la DevKitC-1 debutant Schéma : IMG-esp32-c6-debutant-1-c6-clignoter-rgb-gpio8.svg — Carte ESP32-C6-DevKitC-1 avec la ligne de données de la LED RGB adressable reliée à GPIO8 et le câble USB-C.
- Console et flash par USB natif (USB Serial/JTAG) debutant Schéma : IMG-esp32-c6-debutant-2-c6-usb-serial-jtag-console.svg — Contrôleur USB Serial/JTAG du C6 connecté aux broches GPIO12 (D−) et GPIO13 (D+) vers un port USB-C, avec les boutons BOOT (GPIO9) et RESET.
- Première connexion Wi-Fi en MicroPython debutant Schéma : IMG-esp32-c6-debutant-3-c6-wifi-micropython.svg — ESP32-C6 relié par une onde 2,4 GHz à une box Wi-Fi, avec invite de commande MicroPython et adresse IP affichée.
- Station Wi-Fi 6 sous ESP-IDF : ce que 802.11ax veut dire ici intermediaire Schéma : IMG-esp32-c6-intermediaire-1-c6-wifi6-station-esp-idf.svg — Chaîne d'initialisation Wi-Fi ESP-IDF : NVS, netif, event loop, esp_wifi_start, puis événement IP obtenue, avec badge 2,4 GHz HE20.
- BLE 5 et Wi-Fi en simultané : la coexistence tri-radio intermediaire Schéma : IMG-esp32-c6-intermediaire-2-c6-ble5-coexistence-wifi.svg — Trois radios (Wi-Fi 6, BLE 5, 802.15.4) d'un même SoC C6 convergeant vers une antenne unique partagée sur la bande 2,4 GHz.
- Deep-sleep 7 µA et réveil minuterie sur batterie intermediaire Schéma : IMG-esp32-c6-intermediaire-3-c6-deep-sleep-7ua.svg — Courbe de consommation d'un cycle réveil/lecture capteur/profondeur sur batterie, avec le plancher de deep-sleep annoté 7 µA et le capteur de température interne.
- Zigbee 3.0 et Thread 1.3 sur le radio 802.15.4 avance Schéma : IMG-esp32-c6-avance-1-c6-zigbee-thread-802154.svg — Réseau maillé Thread/Zigbee de trois nœuds C6 reliés à un routeur frontière connecté à un réseau IP.
- Endpoint Matter sur C6 : Wi-Fi ou Thread au choix avance Schéma : IMG-esp32-c6-avance-2-c6-matter-endpoint.svg — Endpoint Matter C6 commissionné par BLE puis rattaché soit au réseau Wi-Fi 6 2,4 GHz soit au réseau Thread, avec un contrôleur domotique.
- Programmer le cœur LP : le coprocesseur qui ne dort jamais avance Schéma : IMG-esp32-c6-avance-3-c6-lp-core-coprocesseur.svg — Deux cœurs RISC-V du C6 : cœur HP 160 MHz alimenté par un interrupteur d'alimentation, cœur LP 20 MHz relié à LP UART, LP I2C et 16 KB de LP SRAM, toujours alimenté en deep-sleep.
Bibliothèque de code — exemples écrits pour cette carte
clignotante.inoArduinobouton-led.inoArduinorespiration.inoArduinodht22.inoArduinooled-i2c.inoArduinoserveur-web.inoArduinoble-compteur.inoArduinoservo.inoArduinosommeil-profond.inoArduinomesures.pyMicroPython
Exemples et dépôts trouvés en ligne
- espressif/esp-idf github.com
- espressif/esp-thread-br github.com
- espressif/esp-matter github.com